Autor Thema: Cebit: Fragen an Intel  (Gelesen 11546 mal)

Offline VladTepes

  • hat ne DualRadiWakü
  • ***
  • Beiträge: 132
Re: Cebit: Fragen an Intel
« Antwort #20 am: 15. Februar 2008, 16:40:55 »
Greetings,

links, puh ...eher nicht...es gab mal news eben zu diesem thema (zum damals aktuellen apple). :no:
es gab auch mal news von irgendeiner anderen firma die auch genau das vorhatte...da weiß ich aber leider gar nicht mehr wer das war.

ich hab halt excessiv berechnung von solchen v-gräben oder auch gräben mit senkrechten wänden vollzogen (vorlesung: mikromechanik,mikrooptik) und dort wurde eben auch die verwendung von solchen kanälen als kühlungskanäle erwähnt (da fielen mir dann wieder die alten news zu dem thema ein)
v-gräben und deren abarten sind sowieso die basis für die meisten sensoren (beschleunigung usw usf)

lab on chip ist mir auch durchaus bekannt.
an unserer fh gibst in zusammenarbeit mit der uni regensburg und dem biopark regensburg einige entwicklungen zu diesem gebiet.
@ML: "Hubraum ist nur durch eines zu ersetzen... -> mehr Hubraum" :-D

Offline Gargamel

  • hat ne Eismaschine
  • *****
  • Beiträge: 395
Re: Cebit: Fragen an Intel
« Antwort #21 am: 15. Februar 2008, 18:09:04 »
Mit V-Gräben um Silizium zu strukturieren (?) kenne ich mich jetzt nicht so aus. Bei uns wurden im Rahmen von Halbleiterelektronik und Mikrosystemtechnik nur mal am Rande solche Themen wie Mikromechanik bzw. -fluidik behandelt. Für diese im Vergleich zu den elektrischen Schaltungen relativ groben mechanischen Strukturen wurde dabei allerdings kein Silizium sondern Kunststoffe verwendet. Es ist aber auch schon über 3 Jahre her, dass ich dazu was gehört habe, ist also alles nicht mehr so frisch im Gedächtnis.

Mich wunderte halt, dass überhaupt jemand auf die Idee kommt, Mikrokanäle zur Kühlung zu verwenden. Schließlich haben diese afaik einen hohen Durchflusswiderstand, was den Durchsatz der nötigen Mengen an Kühlmittel erschwert. Außerdem müsste man solche Kanäle auch irgendwie nach außen anschließbar machen. Ich denke, wenn man wirklich eine "on Chip Wakü" bauen wollte, wäre es einfacher und kostengünstiger, auf der Rückseite des Dies mit mechanischen Mitteln vergleichsweise grobe Kanäle vorzusehen. Aber egal. Ich bin jedenfalls gespannt auf die Antworten, falls ihr Intel zu diesem Thema befragen wollt.

Abgesehen von der Neugierde bzw. dem technischen Interesse wie man sowas umsetzten könnte, will ich aber nicht hoffen, dass on-Chip-WaKüs irgendwann notwendig werden. Ein Trend zu geringeren Verlustleistungen ist mir viel lieber.

Offline VladTepes

  • hat ne DualRadiWakü
  • ***
  • Beiträge: 132
Re: Cebit: Fragen an Intel
« Antwort #22 am: 16. Februar 2008, 14:38:04 »
Greetings,

wenn kunststoff, dann wars wohl liga oder uv-liga verfahren mit anschließender spritzgustechnik (billige massenproduktion)

http://www.dpma.de/veroeffentlichungen/jahresbericht98/ea/images/11-7.gif
das bild zeigt zwar nicht das was ich eigentlich zeigen wollte, aber was besseres hab ich nicht gefunden.
der obere teil ist ein eigener wafer. er wurde geätzt bis die gewünschte tiefe erreicht wurde. durch die kristallorientierung (ich geh jetzt von 100Si aus) entstehen automatisch "schräge" flanken (111 flächen unter 54,74grad [genauer: alpha=arccos(1/wurzel3)]zur oberfläche; das sind ätzstopebenen) die wenn sie fertig geätzt würden, bei ausreichender dicke des wafers, eine spitze ergeben würde -> 3d dann einen v-graben.
man nehme einen 2 wafer mit dem man dasselbe macht (man ätzt bis eine definierte "membran" übrigbleibt; z.b. 5µm dick)
diesen verbindet man nun mit dem 2 über silicon fusion bonding.
es ensteht dazwischen ein definiertes volumen -> referenzvolumen mit spezifischen druck -> misst im verhältnis zum außen anliegenden druck
dazu muss nat. der untere teil weg (damit die membran kontakt zur (umgebung) hat)
die membrandurchbiegung steht dann im verhältnis zum druckunterschied (kann man messen - würde aber die ausführung hier sprengen, was ich wohl sowieso schon gemacht habe ;) )

es gäb beiweitem schönerer bilder (vorallem in unserem skript), aber die müsst ich erst scannen (was mir eigenltich auch verboten ist ;) )

zum durchflusswiderstand: da gibst eben flüssigkeiten, mit denen das ansich kein problem ist. flüssiges natrium müsste meiner meinung nach ganz gut gehen. leider ist das erst bei (ich weiß es nicht genau) größer 120C flüssig -> als kühlflüssigkeit eher nicht geeignet für Si-logik)
mir fällt leider die flüssigkeit die unser prog genannt hat nicht mehr ein. :|

und zum trend: im heim pc bereich hoffe ich auch, dass das nicht zum einsatz kommt (wobei man somit vielleicht an lüfterlose systeme kommen könnte).
aber es gibt sicher andere bereiche, in denen logik bausteine mehr abwärme produzieren, und da könnte man sowas in zukunft vielleicht brauchen (auch diese bereiche sind arbeitgeber, und somit für mich potentiell interessant ;) )

sorry an das thema, das ich jetzt hier bissl offtopic bin, aber da sprudelt das gelernte bissl aus mir raus ;)
aber nun btt  :D
« Letzte Änderung: 20. Februar 2008, 00:15:57 von VladTepes »
@ML: "Hubraum ist nur durch eines zu ersetzen... -> mehr Hubraum" :-D

Offline nemon

  • Administrator
  • kühlt mit Trockeneis
  • ******
  • Beiträge: 1.628
  • Da bin ich wieder
Re: Cebit: Fragen an Intel
« Antwort #23 am: 19. Februar 2008, 23:58:54 »
frag mal bitte, ob die essential-mainboardserie fortgesetzt wird, oder das zwei einmalige mainboards sind